Um verificador de modelos explícito-simbólico
Neste trabalho, propomos uma modelagem que combina representações explícitas e simbólicas em um modelo de verificação formal explícito-simbólico. Os modelos explícitos e simbólicos têm sido usados com sucesso na verificação de sistemas concorrentes de estados finitos, como circuitos sequenciais comp...
| Main Author: | |
|---|---|
| Format: | doctoralThesis |
| Language: | por |
| Published: |
2019
|
| Subjects: | |
| Online Access: | http://hdl.handle.net/1843/RVMR-6EAPMC |
| Country: | Brazil |
| Oai: | oai:repositorio.ufmg.br:1843/RVMR-6EAPMC |