Metodologia de Verificação Funcional para Circuitos Analógicos

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior

Bibliographic Details
Main Author: Fonseca, Adauto Luis Tadeo Bernardes da (author)
Format: masterThesis
Language:por
Published: 2014
Subjects:
Verificação
Circuitos analógicos
Técnicas de verificação
Ambiente de Verificação
VHDL-AMS
Verification
Analog circuits
Integrated circuits
Verification techniques
Verification environment
CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Online Access:https://repositorio.ufrn.br/jspui/handle/123456789/15298
Country:Brazil
Oai:oai:https://repositorio.ufrn.br:123456789/15298

Internet

https://repositorio.ufrn.br/jspui/handle/123456789/15298

Similar Items