Metodologia de Verificação Funcional para Circuitos Analógicos

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior

Detalhes bibliográficos
Autor principal:	Fonseca, Adauto Luis Tadeo Bernardes da (author)
Formato:	masterThesis
Idioma:	por
Publicado em:	2014
Assuntos:	Verificação Circuitos analógicos Técnicas de verificação Ambiente de Verificação VHDL-AMS Verification Analog circuits Integrated circuits Verification techniques Verification environment CNPQ::ENGENHARIAS::ENGENHARIA ELETRICA
Texto completo:	https://repositorio.ufrn.br/jspui/handle/123456789/15298
País:	Brasil
Oai:	oai:https://repositorio.ufrn.br:123456789/15298

Registos relacionados