| Resumo: | Ao longo do trabalho desenvolvido estudou-se a arquitectura de quatro dos sistemas de detecção de fase existentes na literatura e que historicamente apresentam um impacto evolutivo nesta área, o sistema Detector de Passagem por Zero (Zero Cross Detector-ZCD), o sistema Ciclo de Procura de Fase (Phase Lock Loop-PLL), o sistema PLL com Filtro Rejeita Banda (Notch Filter PLL – NPLL) e o sistema SOGI-PLL (Second Order Generalized Integrator–PLL). Foram analisadas as fragilidades existentes em cada uma das tecnologias estudadas e que serviram de base para que estes algoritmos fossem evoluindo ao longo dos anos, muito em função das necessidades e especificidades encontradas. Procedeu-se ao desenvolvimento matemático de cada um dos algoritmos e, posteriormente, à sua implementação, para simular os perfis de resposta, no programa Matlab®. Para base de teste dos algoritmos em estudo, fez-se o dimensionamento de uma interface electrónica para aquisição e modulação do sinal de tensão da rede real tendo em conta as necessidades de isolamento e segurança. Fez-se ainda um estudo da arquitectura e funcionamento do microcontrolador em uso e, em função desses parâmetros, desenvolveu-se o código numa linguagem compatível e testaram-se os diferentes algoritmos.
|
|---|