Design of a power output stage for a class D audio power amplifier based on an 1.5-bit ∑ ∆ M

Dissertação apresentada para obtenção do Grau de Mestre em Engenharia Electrotécnica e de Computadores, pela Universidade Nova de Lisboa, Faculdade de Ciências e Tecnologia

Bibliographic Details
Main Author: Leitão, Pedro Miguel Vicente (author)
Format: masterThesis
Language:eng
Published: 2013
Subjects:
Class D audio amplifier
Power amplifiers
Power efficiency
Output stage
Gate drivers
Continuous-time sigma-delta modulation
Online Access:http://hdl.handle.net/10362/10229
Country:Portugal
Oai:oai:run.unl.pt:10362/10229

Internet

http://hdl.handle.net/10362/10229

Similar Items