| Resumo: | Os avanços registados nos últimos anos na tecnologia dos Dispositivos de Lógica Programável (PLDs) têm contribuído para uma utilização crescente deste tipo de dispositivos nas mais diversas aplicações. As vantagens que oferecem em termos de flexibilidade, rapidez e custo de desenvolvimento de novas aplicações torna-os bastante atractivos para a implementação de unidades de controlo em sistemas de transmissão de baixa produção, ou como verdadeiras plataformas de desenvolvimento e integração de sistemas. Por outro lado, a recuperação de relógio é uma tarefa fundamental dos sistemas de comunicação actuais. A integração desta função em dispositivos de lógica programável que já façam parte dos receptores, para o desempenho de outras tarefas, pode ser interessante do ponto de vista da total integração do receptor num único circuito integrado reconfigurável. Neste contexto, este trabalho discute algumas questões que se prendem com o sincronismo em sistemas de transmissão digital, especificamente no que diz respeito à recuperação relógio. São apresentadas algumas arquitecturas que permitem a implementação desta função em dispositivos de lógica programável de baixo custo, recorrendo a diferentes blocos de controlo temporal (PLLs e DLLs) que têm vindo a ser disponibilizados nas mais recentes famílias de PLDs. São ainda apresentados testes de diferentes arquitecturas implementadas em dispositivos da Altera e da Xilinx, a funcionar a 155Mbps.
|
|---|