Efficient design of pruned convolutional neural networks on FPGA

Este trabalho foi financiado pelo Concurso Anual para Projetos de Investigação, Desenvolvimento, Inovação e Criação Artística (IDI&CA) 2020 do Instituto Politécnico de Lisboa. Código de referência IPL/2020/TRAINEE/ISEL

Detalhes bibliográficos
Autor principal: Véstias, Mário (author)
Formato: article
Idioma:eng
Publicado em: 2020
Assuntos:
Deep learning
Convolutional neural network
FPGA
Block pruning
Edge computing
Texto completo:http://hdl.handle.net/10400.21/12388
País:Portugal
Oai:oai:repositorio.ipl.pt:10400.21/12388
Descrição
Resumo:Este trabalho foi financiado pelo Concurso Anual para Projetos de Investigação, Desenvolvimento, Inovação e Criação Artística (IDI&CA) 2020 do Instituto Politécnico de Lisboa. Código de referência IPL/2020/TRAINEE/ISEL

Registos relacionados